400 Mhz-es busz az Inteltől

Az Intel "négypumpás" processzorbuszt tervez, amivel a tervek szerint a 400 Mhz-et is elérhetik az Intel következő generációs Foster és McKinley szerverekbe szánt processzoroknál. Az új busz (FSB) a 32 bites Fosterben és a 64 bites McKinleyben később pedig az Itaniumban is fel fogják használni. A Foster megjelenése ez év végén vagy jövő év elején várható, maximálisan 4 processzoros konfigurációjú szervergépek építhetők belőle. A chip támogatni fogja a jelenleg még fejlesztés alatt álló Colusa chipsetet. A McKinley bemutatása jövő év elején, az Itanium (korábban Merced néven volt ismert) megjelenése után várható. Ez lesz az első nagysorozatban gyártott IA-64-es felépítésű processzor. Az új 128 bites busz duplája az Intel jelenlegi legnagyobb FSB-jének. A platform alapsebessége 100 Mhz lesz, ami kisebb mint a Pentium III-masoknál jelenleg használt 133 Mhz. Azonban az Intel egy új, "dupla pumpálás" nevű technológiát alkalmaz a 200 Mhz, vagy "négyszeres pumpálást" a 400 Mhz-es órajel elérésére - közölték a vállalat fejlesztőcsoportjához közel álló források. Az utasítások számát duplázó és négyszerező technika bármikor használható, a teljes adatforgalmat két, illetve négyszeresére növelve.
Az Intel már eddig is közölte, hogy a Foster és a McKinley DDR SDRAM-ot fog alapmemóriának használni. Pár év múlva a DDR modulok sávszélessége túl fogja lépni a 2.1 Gb/másodperc sebességet. A lassabb alapsebességű, 100 Mhz-es FSB duplázása és négyszerezése interferenciazavarok, tükröződések vagy zavaró hanghatások teljes hiányával történik.
Az Intel pumpálótechnikáját össze kívánja építeni a multiprocesszor-szerver architektúrával, ami egyszerre 4 Foster vagy McKinley chipet köthet össze közönséges buszon. A megszokott busz maximum négy processzort képes kezelni úgy, hogy egyik chip se várjon egy utasítás elvégzésével a másikra és ne keletkezzenek holt időtartamok a buszon.
Kontrasztként, az AMD által használt multiprocesszoros Athlon szerverek minden chipje elválasztott pont-pont EV-6 200 Mhz-es buszokkal van összekötve. A szerver chipset képes párhuzamos utasításokat kezelni a többszörözött EV-6 buszon. Az architektúra skálázható, több mint 8 Athlon köthető így egybe.

Forrás: ELECTIC