A szigeteloreteg vastagsaga es a tranzisztor csikszelessege nem linearisan fugg egymastol. Ha vizszintes iranyban kis meretu tranzisztort keszit valaki, attol meg maradhat ugyanaz a szigetelo vastagsag fuggoleges iranyban. Egyszeruen ugyanannak a kapacitasnak kisebb feluletet kell kapcsolnia. Meg jobb is lesz, foleg ha tiszta fem-fem-fem a source-gate-drain. Csak a szigetelest es a tranzisztor kapcsolo csatornajat kell sziliciumbol kesziteni (meg alatta a jo vastag szigetelot, amire az egeszet raepitik) Ez egy nagyon egyszeru es olcso megoldas, raadasul a tranzisztorbol csak a tenyleges kapcsolt csatorna marad szennyezendo, minden mas vagy szilicium oxid vagy fem. (raadasul a szigetelok vastagsagat nem is kell ehhez csokkenteni) A poliszilikonos source-drain megoldas olcsobb volt es konnyebben gyarthato, de a tiszta fem alapu jobb.
Edit: A gyartasnal egyebkent nem csak a csatorna tetejere viszik fel a szigetelot, hanem mindenhova, aztan a source-drain korul visszamarjak es a lyukakat feltoltik femmel. Aztan johet a gate szigetelesenek a tetejere a gate femje is, sot ha ugyesek, akkor ugyanabban a fazisban.
Informatika és tudomány
